Best Available Copy

HIGH-FREQUENCY IC SOCKET, SEMICONDUCTOR TESTING DEVICE, SEMICONDUCTOR TEST METHOD AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE

Patent numbers

JP2003050262

Publication date:

2003-02-21

Inventor:

TAKECHI KEIZO; OSAKI AKIO; FUJII TAKESHI; SUZUKI TETSUYA;

MURATA KAZUHIKO

Applicant: Classification: HITACHI LTD;; HITACHI ELECTR ENG

- International:

G01R31/28; G01R31/26; H01R33/76

curopean:


Application number: JP20010240228 20010808 Priority number(s): JP20010240228 20010808

Report a data error here

→→→ Foley Lardner

Abstract of JP2003050262

PROBLEM TO BE SOLVED: To provide an IC socket having the reduced stub length, SOLUTION: This IC socket 1 is formed by burying a plurality of contact plns 30 in contact with input/output terminals of the IC 50 to be tested into a substrate 20 except tip parts, and used for connecting a DUT board of this semiconductor testing device 60 to an IC 50 to be tested so as to have electric conduction. In the IC socket, two or more signal wiring layers S1, S2 and two or more power source wiring layers Vdd, G are provided on the substrate 20 where the contact pins 30 are buried, and one of the signal wiring 23a, 23b to be connected to a driver 61 or a comparator 62 of the semiconductor testing device 60 is connected to the contact pins 30 by using the signal wiring layer S1 near the IC 50 to be tested, and the other of the signal wiring is connected to the contact pins 30 by using the signal wiring layer S3 far from the IC 50 to be tested.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開2003-50262

(P2003-50262A)

(43)公開日 平成15年2月21日(2003.2.21)

(51) Int.Cl."		識別記号	ΡĪ	F I		テーマコード(参考)	
GOIR	91/28		G 0 1 R	31/26	J	2G003	
	31/26		HOIR	33/76	501A	2G132	
HOIR	33/78	501	G01R	31/28	K	5 E Q 2 4	

審査請求 未請求 請求項の数8 OL (全 11 頁)

(21) 出願番号	特顧2001-240228(P2001-240228)	(71)出顧人	000005108		
			株式会社日立製作所		
(22)出頭日	平成13年8月8日(2001.8.8)	東京都千代田区神田駿河台四丁目 6 番地			
		(71) 出願人	000233480		
			日立電子エンジニアリング株式会社		
			東京都渋谷区東3丁自16番3号		
		(72) 発明者	武智 啓三		
			神奈川県横浜市戸塚区吉田町292番地 株		
			式会社日立製作所生產技術研究所內		
		(74)代型人	100095913		
			弁理士 招形 義彰 (外1名)		
			最終頁に統く		
	· ·	1			


(54)【発明の名称】 高周被 I Cソケット、半導体試験装置および半導体試験方法ならびに半導体装置の製造方法

(57)【契約】

)

【課題】 スタブ長を低減した【Cソケットを提供す

【解決手段】 被試験 I C 5 0 の入出力端子に接触する 複数のコンタクトピン30が先端部を残して基板20に 埋め込まれ、半導体試験装置BOのDUTボードと被試 験IC50とを電気的導通を生じるように接続するため のICソケット1において、前記コンタクトピン30が 埋め込まれる基板20に2つ以上の信号配線層S1, S 2と2つ以上の電源配線層Vdd, Gを設け、半導体試 験装置60のドライバ61またはコンパレータ62に接 続する信号配線23a、23bの一方を被試験IC50 に近い信号配線層S1を使ってコンタクトピン30に接 続し、信号配線の他方を被試験 I C 5 0 から遠い信号配 線層S3を使ってコンタクトピン30に接続した。



特開2003-50262

【特許請求の範囲】

【請求項1】 被試験ICの入出力端子に接触する複数 のコンタクトピンが先端部を残して基板に埋め込まれ、 半導体試験装置のDUTボードと被試験ICとを電気的 導通を生じるように接続するための1Cソケットにおい て、前記コンタクトピンが埋め込まれる基板に2つ以上 の信号配線層と2つ以上の電源配線層を設け、半導体試 験装置のドライバまたはコンバレータに接続する信号配 線の一方を被試験 I C に近い信号配線層を使ってコンタ クトピンに接続したととを特徴とするICソケット。

【請求項2】 前配半導体試験装置のドライバまたはコ ンパレータに接続する信号配線の他方を被試験 I Cから 遠い信号配線層を使ってコンタクトビンに接続したとと を特徴とする請求項1に記載の10ソケット。

【請求項3】 コンタクトピンを先端部を残して基板に 直接埋め込んだことを特徴とする請求項Ⅰまたは請求項 2に記載のICソケット。

【請求項4】 ICソケットを同一の基板上に複数ユニ ット分構成したことを特徴とする請求項1ないし請求項 3のいずれか1項に記載の1Cソケット。

【請求項5 】 コンタクトピンが埋め込まれる基板に1 ユニット分のICソケットを形成し、ICソケットが形 成された基板と試験装置のDUTボードとを接続するコ ネクタを設けたことを特徴とする請求項1ないし請求項 3のいずれか I 項に記載の I Cソケット。

【請求項6】 請求項1ないし請求項5のいずれか1項 に記載された I Cソケットに接続されるドライバおよび コンパレータを搭載したピンエレクトロニクスと、基準 信号発生器と、タイミング発生器と、バターン発生器 と、波形フォーマッタと、デジタルコンパレータと、フ 30 接続されている。 ェイルメモリと、リファレンス電圧発生器を有するとと を特徴とする半導体試験装置。

【請求項7】 請求項6に記載された半導体製造装置を 使用し、ドライバからICソケットに装着された被試験 ICに試験波形を供給し、被試験ICからの応答波形を コンパレータで受信することを特徴とする半導体試験方 洼.

【請求項8】 請求項6に記載の半導体試験装置を用い て、被試験ICに試験波形を入力し、応答波形を検出し て被試験 1 Cの良否を判断する半導体装置検査工程を含 40 むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

j

【発明の属する技術分野】本発明は、半導体試験装置の ドライバから被試験ICに印加する試験波形と、被試験 ↑○から応答波形を半導体試験装置のコンパレータに入 力する際、スタブ配線となるICソケットの実効長さを 最短とする構造により、反射ノイズを低減し、優れた高 周波特性を有する高周波ICソケット、半導体試験装置 および半導体試験方法ならびに半導体装置の製造方法に 50 Terminated Logic)接続と呼ばれ、高速デバイスの試

関する。

(2)

[0002]

【従來の技術】図3を用いて、従来の【Cソケットの構 造を説明する。図3は、彼試験IC50とプリント配線 **基板20との間を電気的導通がとれるように接続するた** めのICソケットの一般的な構造を表した縦断面図であ り、ピン数及び形状の詳細は図の限りではない。ICソ ケット1は、スルーホール21を有する多層プリント配 線基板(DUTボード)29と、下端部がブリント配線 10 基板29のスルーホール21に接続される複数のコンタ クトピン30を有するICソケットハウジング3と、位 置決めピン35と、位置決めピン35に案内され被試験 IC50をコンタクトピン30の上端部に接触させるプ ッシャ37と、テスタ80のドライバ61に接続された 高周波ケーブル90aが接続されコンタクトピン30を 介して被試験 I C 5 0 に試験波形を供給するコネクタ4 Oaと、コンタクトピン30を介して被試験IC50か ら送り出される応答波形を高周波ケーブル90ヵに接続 されたテスタ60のコンパレータ62に供給するコネク 20 タ40bとを有して構成される。

【0003】多層プリント配線基板29には、電源配線 届と、コネクタ40αが接続されるスルーホール22α とコンタクトピン30が接続されるスルーホール21を 接続するドライバ側配線23aと、コネクタ40bが接 続されるスルーホール22bとコンタクトビン30が接 続されるスルーホール21を接続するコンパレータ側配 概23bとが設けられている。ドライバ側配線23aと スルーホール21は接続点24gで接続され、コンパレ 〜タ側配線23bとスルーホール21は接続点24bで

【0004】コンタクトピン30は、1Cソケット下方 のプリント配線基板29とICソケット上方に乗る被試 験1C50と間に鋸気的導通を生じるように接続する働 きを持っている。コンタクトピン30は、上記被試験Ⅰ C50とブリント配線基板29のコンタクトを取る働き を備えるために、図示を省略したスプリングを内蔵し、 伸縮助作を行う構造となっている。被試験IC50が、 被試験1C50の上面から押さえるブッシャ37によ り、位置決めピン35をガイドにして、図示しないハン ドラ装置によって、押し下げられる力を受け、コンタク トピン30を収縮させる。ICソケットのハウジング3 は、絶縁性の材質により構成されており、このハウジン グ3にコンタクトピン30が埋設されている。

【0005】テスタ80は、試験波形を被試験1C50 に印加するドライバ6 l と、被試験 I C 5 0 の応答波形 が入力され、図示を省略した比較電圧と比較し、応答波 形のハイ/ロー判定を行うコンパレータ62と、試験波 形および応答波形を終端する終端電圧源64と、終端抵 抗63を備えている。このような接続は、DTL (Dual

特嗣2003-50262

(3)

験に用いられる接続方法である。

【0006】とれに対し、STL (Single Terminated Logic) 接続と呼ばれる接続方法がある。この接続方法 は、テスタ60のドライバ61とコンパレータ62がテ スタ上で接続され、同一のケーブルにより被試験1C5 Oに接続されている。このSTL接続で1/O切替えを 行った場合、信号伝送が完了するまで待ち時間が必要と なり、との待ち時間を1/〇デッドバンドと呼んでい る。高速デバイスにおいては、ドライバ波形に対する被 試験 I Cの応答時間が早くなり、1/0デッドバンドが 10 問題となっている。そこで、これを解消するため、前記 DTL接続が取られるようになってきた。

【0007】ととで、DTL接続における試験信号の流 れについて説明する。まず、ドライバ61から試験波形 を被試験 1 C 5 O に印加する場合、試験波形は、ドライ バ6 1 から出力され、高周波ケーブル8 0 a およびコネ クタ40aを経由し、プリント配線基板29の内層の伝 送線路23 aを通り、接続点24 aでプリント配線基板 29スルーホール21に供給される。さらに、試験波形 伝送線路23b、スルーホール22b、コネクタ40 b、高周波ケーブル90bを介し、テスタ60の終端抵 抗63で終端電圧源64に終端され、他方はブリント配 **椒基板29スルーホール21の接続点24bからスルー** ホール上方に伝わり、ソケットのコンタクトピン30を 介し、被試験IC50に印加される。

【0008】とのとき、被試験【C50の入力インピー ダンスが高いため、反射電圧が発生する。このため、ブ リント配線基板28のスルーホール21の接続点24b 岐点24bからソケットまでの基板厚さとソケットピン 長の和がスタブ配線となり、これが長い程、反射の時間 も長くなり、試験波形が劣化する問題がある。

【0009】つぎに、被試験IC50の応答波形をテス タ60で受け取る場合は、被試験 I C 50 から出力され た応答波形は、ソケットのコンタクトピン30、プリン ト配線基板29のスルーホール21を介し、接続点24 bに到達する。ととで、応答波形はコンパレータ62側 とドライバ61側に分岐して伝送していく。とのコンパ レータへの接続経路とドライバへの接続経路は500の 40 インピーダンスに整合され、テスタ内で各々50Qに終 端されている。とのため、被試験IC50から見た特性 インピーダンスは、スルーホール21の接続点24bか ら先が25Qに見えるため、被試験IC50から出力さ れた応答波形は、接続点24bで反射し、再び、被試験 IC50に戻ることとなり、応答波形が劣化する。

【0010】との場合も同様に、被試験】C50の出力 ピンからプリント配線基板29スルーホール21の接続 点24 bまでの長さ、すなわち、分岐点24 bからソケ

となり、このスタブ長が短い程、反射の時間も短く波形 劣化のない応答波形をテスタ80のコンパレータ62で 受けることが可能になる。

・【0011】以上、説明したように被試験1C50に試 験波形を印加する場合においても、被試験IC50から 応答波形を出力する場合においても、被試験IC50の 出力ピンからプリント配線基板29スルーホール21の 接続点24 bまでの長さ(スタブ配線)を短くすること

【0012】そのため、一般的には、コンタクトピン長 を短縮した特殊なコンタクトピンの構造が提案されてい るが、ソケット価格が高価になる問題がある。また、さ らにコンタクトピン長を短縮するには、物理的な限界が あり、被試験ICの高速化に対応できない問題があっ た.

[0013]

【発明が解決しようとする課題】本発明は、上記の問題 に鑑み、被試験ICの出力ビンからプリント配線基板の スルーホールの接続点までの長さ(スタブ配線)を短く は、スルーホール21の接続点24hで分岐し、一方は 20 し、応答波形の劣化のないICソケットを提供すること を目的とする。

[0014]

【課題を解決するための手段】本発明は、上記課題を解 決するために、コンタクトピンを埋め込んだソケットハ ウジングに少なくとも2つ以上のインピーダンス整合さ れた異なる配線層を備え、テスタのドライバに接続され る信号配線を被試験ICから遠い配線層を用いて引き出 し、テスタのコンパレータに接続される信号配線を被試 験ICに近い配線層を使って引き出し、被試験ICに接 から被試験亅C50の入力端までの長さ、すなわち、分 30 続されるスタブ配線がコンタクトピンの先端部のみとな る構造とすることで、高周波信号伝送の妨げとなるスタ ブ配線長を最短とし、反射ノイズの少ない高周波特性に 優れた!Cソケットを提供する。

> 【0015】すなわち、本発明は、回路基板とJCとが 電気的導通を生じるように接続するICソケットにおい て、ソケットハウジングに伝送線路からなる配線層を少 なくとも2つ以上備え、ドライバから入力する試験信号 の分岐を被試験ICに最も近い配線層で行う構造とす

【0016】上記課題を解決するために、本発明は、コ ンタクトピンが先端部を残して基板に埋め込まれ、半導 体試験装置のDUTボードと被試験ICとを電気的導通 を生じるように接続するためのICソケットにおいて、 前記コンタクトピンが埋め込まれる基板に2つ以上の信 号配線層と2つ以上の電源配線層を設け、半導体試験装 置のドライバまたはコンパレータに接続する信号配線の ·一方を被試験ICに近い信号配線層を使ってコンタクト ピンに接続した。

【0017】本発明は、上記ICソケットにおいて、前 ットまでの基板厚さとソケットピン長の和がスタブ配線 50 記半導体試験装置のドライバまたはコンパレータに接続 (4)

特開2003-50282

→→→ Foley Lardner

6

する信号配線の他方を被試験ICから違い信号配線層を 使ってコンタクトピンに接続した。

【0018】さらに、本発明は、上記ICソケットにお いて、コンタクトピンを先端部を残して基板に直接埋め 込んだ。

【0019】さらに、本発明は、上記ICソケットを同 一の基板上に複数ユニット分構成するか、コンタクトピ ンが埋め込まれる基板に1ユニット分の1Cソケットを 形成し、ICソケットが形成された基板と試験装置のD UTボードとを接続するコネクタを設けた。

【0020】上記課題を解決するために、本発明は、上 記【Cソケットに接続されるドライバおよびコンパレー タを搭載したピンエレクトロニクスと、基準信号発生器 と、タイミング発生器と、パターン発生器と、波形フォ ーマッタと、デジタルコンパレータと、フェイルメモリ と、リファレンス電圧発生器を有して半導体試験装置を 構成した。

【0021】さらに、本発明は、上記半導体製造装置を 使用し、ドライバからICソケットに装着された被試験 ICに試験波形を供給し、彼試験ICからの応答波形を 20 コンパレータで受信するして半導体を試験する方法であ る.

【0022】上記課題を解決するために、本発明は、上 記半導体試験装置を用いて、被試験ICに試験波形を入 力し、応答波形を検出して被試験ICの良否を判断する 半導体装置検査工程を含んで半導体装置の製造方法とし

【0023】とのような信号分岐において、信号が伝わ る伝送線の遠端に終端抵抗を備えない配線は、スタブ配 スタブ長を最短とするために、ICソケットにインピー ダンス整合のとられた2つ以上の配線層を設け、ドライ バの接続とコンパレータの接続を個々別々の配線層を用 いることで、インピーダンスミスマッチから生じる反射 ノイズ、クロストークノイズを低減することができる。 [0024]

)

【発明の実施の形態】以下、本発明の第1の実施の形態 にかかるICソケットの構造を図1を用いて説明する。 図1は、本実施の形態にかかるICソケットの縦断面構 造を表した図であり、ピン数及び形状の詳細は図の限り ではない。

【0025】第1の実施の形態にかかる1Cソケット1 は、複数(例えば7層)の配線層を有するプリント配線 基板20と、プリント配線基板20に設けた複数のスル ーホール21、スルーホール22a、スルーホール22 bと、複数のスルーホール21にそれぞれ埋め込まれた コンタクトピン30と、位置決めピン35と、ブッシャ 37と、コネクタ40a、コネクタ40hとを有して構 成される。

【0026】プリント配線基板20は、接地配線G1。 50 短くすることができ、スタブ配線長を限り無く短くする

信号配線S1,接地配線G2,電源配線Vdd,接地配 線G3. 倡号配線S3. 接地配線G4の配線層を有して いる。

【0027】スルーホール21は、プリント配線基板2 0 に設けた貫通穴であり内壁面に導電層が設けられ、各 配線層を遊択的にコンタクトピン30に電気的に接続す

【0028】スルーホール22a、22bは、テスタ6 Oと被試験IC50を接続する。

10 【0028】テスタ60のドライバ61からの試験信号 が供給される信号配線23 aは、コネクタ40 a に接続 されたスルーホール22aとスルーホール21を接続す る伝送線であり、コネクタ40が実装されている面に最 も近い配線層53に設けられ、スルーホール22aとス ルーホール21の接続点24aを接続する。

【0030】被試験】C50の応答信号をテスタ60の コンパレータ62へ供給する信号配線23bは、スルー ホール21とコネクタ40bに接続されたスルーホール 22 b とを接続する伝送線であり、被試験 I C 5 0 が装 着される面に最も近い配線層S1設けられ、スルーホー ル22 b とスルーホール21の接続点24 b を接続す

【0031】コンタクトピン30は、導電材料を用いて 構成され、信号配線を被試験IC50に接続する手段で あり、先端部がプリント配線基板20の表面の突出する ようにスルーホール21に埋め込まれる。コンタクトビ ン30の先端部は、内蔵されたスプリングによって被試 験IC50側に付勢されている。

【0032】位置決めピン35は、プリント配線基板2 線と呼ばれ、高速信号伝送の妨げとなる。そこで、この 30 0に根兄が埋められ上部が基板表面に突出するように設 けられ、プッシャ37を案内する。

> 【0033】プッシャ37は、位置決めピン35に案内 され被試験IC50をコンタクトピン30の先端部に押 し付ける。

> 【0034】コネクタ40a,コネクタ40bは、プリ ント配線基板20の他の表面に設けられ、テスタ60か ちの商周波ケーブル90a、高周波ケーブル90bをス ルーホール22a、スルーホール22bに接続する手段 である.

【0035】被試験IC50は、下面に設けた入出力端 子であるボールがコンタクトピン30の先端部にホール ドされ、図示しないハンドラ装置によりプッシャ37を 介して、一定の応力で押し付けられる。コンタクトピン 30は、内蔵されたスプリングが応力により縮んで、被 試験 1 C 5 0 の入出力端子とコンタクトビン 3 0 との間 に導通を形成する。

【0036】コンパレータ側配線23hが、被試験IC 50が装着される面に最も近い信号配線層51に設けら れるので、被試験 1 C 5 O と接続点 2 4 b との配線長を

特開2003-50262

. -

ととができる。 ・

[0037] ととで、被試験 I C 50 を試験する際の盾 号の流れについて説明する。テスタ60は、試験波形を 被試験IC50に印加するドライバ61と、被試験IC 50の応答波形が入力され、図示しない比較電圧と比較 し、応答波形のハイ/ロー判定を行うコンパレータ62 と、試験波形、および、応答波形を終端する終端電圧源 64と、終端抵抗83を備えている。まず、ドライバ6 1から試験波形を被試験 1 C 5 0 に印加する場合、試験 被形は、ドライバ61から出力され、高周波ケーブル9 Oa、コネクタ40 a を経由し、プリント配線基板20 のドライバ側配線23 aを通り、接続点24 aでプリン ト配線基板20内に埋設されたコンタクトピン30に供 給される。試験波形は、コンタクトピン30を上方に伝 搬し、接続点24bで分岐する。試験波形の一方はコン タクトピン30の接続点240から上方に伝わり、被試 験IC50に印加される。他方はコンパレータ側配線2 3b、スルーホール22b、コネクタ40b、高周波ケ ーブル90 bを介し、テスタ60内の終端抵抗63で終 端電圧源64に終端される。

【0038】このとき、被試験IC50の入力インピーダンスが高いため、反射電圧が発生するが、接続点24bから被試験IC50の入力端までの長さは、分岐点24bから上方のみであり、コンタクトピン30がプッシャ37から押される力を受けて収縮するため、スタブ配線長は最短となる。これにより、反射ノイズが減少し、良好な試験波形が得られる。

【0039】つぎに、被試験IC50の応答波形をテス タ60で受け取る場合は、被試験1050から出力され た応答波形が、ソケットのコンタクトピン30を介し、 ブリント配線基板20内部の接続点24bに到達する。 ととで、応答波形はコンパレータ62側とドライバ61 側に分岐して伝送していく。このコンパレータへの接続 経路23 bとドライバ61への接続経路は50Qのイン ピーダンスに整合されているため、被試験IC50から 見た特性インピーダンスは、コンタクトピン30の接続 点24 Dから先が25 Qに見えるため、被試験IC50 から出力された応答波形は、接続点24bで反射し、再 び、被試験IC50に戻るととになるが、被試験IC5 0の出力ピンとプリント配線券板20内部の接続点24 40 bまでの長さ(スタブ配線)が短いため、反射時間も短 く、波形劣化のない応答波形をテスタ60のコンパレー タ62で受けることが可能になる。

【0040】本実施例において、ブリント配線基板20の信号配線S1,S3は、ストリップ線路の構成をとったが、最外層を使ってマイクロストリップ線路で配線可能であれば、さらに特性の良好なソケットが実現できる。デバイス側の伝送線路23bをマイクロストリップとすることで、コンタクトピンのスタブがさらに短縮され、前記したとおり反射の少ないソケットが実現でき

る。また、デバイス反対側の伝送線路23aは、コンタクトピンの下端で接続した方が良い。とれは、伝送線路23aをコンタクトピン30の途中に接続した場合には、接続点24aから下に電気の通過しない線路が残り、そとには回路的に容量が付いたように見え、好ましくないからである。

【0041】同図中、テスタ80のドライバ81に接続される伝送線路23aをコネクタ40a、8bが設けられる面に最も近い配線層S3に設け、コンパレータ82 10 に接続される伝送標路23bを被試験1C50が装着される面に最も近い配線圏S1に設けた構造としているが、逆に、テスタ80のドライバ81に接続される伝送線路23aを被試験1C50が装着される面に最も近い配線圏S1に設け、コンパレータ82に接続される伝送線路23bをコネクタ40a、8bが設けられる面に最も近い配線層S3に設けた構造としても、同様の効果が得られる。

【0042】第1の実施の形態にかかるICソケット1の構成は、プリント配線基板20に複数のICソケット1を構成することが可能であり、多数個の被試験IC50を同時に測定する場合に適している。

【0043】図2を用いて、本発明に第2の実施の形態にかかるICソケットの構造を説明する。図1と同一の符合は同一の構成要素を表わしている。第2の実施の形態は、プリント配線基板20に構成したICソケット1を、ICソケットの下面に設けたコネクタ44によりDUTボード2日の上面に設けたコネクタ45に接続するようにした形態である。

【0044】JCソケットの裏面に設けたICソケット 0 例コネクタ44a、44bは、スルーホール22a、2 2bに電気的に接続される。

【0045】 DUTボード29は、複数の配線層を有するブリント配線基板を用いて構成され、上面に1 Cソケット側コネクタ44a、44bと対応するコネクタ45a、45bが設けられる。 DUTボード29の下面には、図示を省略したスルーホールによってコネクタ45a、45bに接続されたコネクタ40a、40bが設けられる。テスタ80は、DUTボード29の配線層を介して複数の1 Cソケット1 に接続される。

40 【0046】このように構成することにより、プリント配線基板2枚分の配線層を使用することが可能となり、信号配線を余裕を持って設定できる利点がある。また、ICソケット1が1個づつの単位で構成されるため、ICソケット1の不具合による交換を容易に行える。
[0047】以上の説明では、1Cソケットを、プリント配線基板を用いて構成したが、多層の配線層を有する基板は、プリント配線基板に限定されるものではない。
[0048]すなわち、多層配線基板として、プリント配線基板の他、セラミック基板など、絶縁体の内部に電気配線を設けることで、同様のソケットを構成すること

特開2003-50262

(6)

ができる。被試験ICのパッケージ形状はCSPに限らず、どのパッケージ形状であっても本発明のICソケットを用いることによって、高周波特性に優れた半導体試験を行うことができる。さらに、本発明のICソケットにおけるコンタクトピンの位置は、必ずしも被試験ICの電極がある位置とする必要はない。被試験ICの電極の数以上にコンタクトピンを設け、テスタ側で制御し電極の有るところだけと信号の受け渡しをすることも可能である。この場合、デバイスが変わっても、同じソケットを使用できる可能性が有るという利点がある。

【0049】上記、各実施の形態では、パッケージ後の 試験について述べてきたが、本発明の【Cソケットを用 いて、ウエハ検査を行うことも可能である。

【0050】次に、SPICEシミュレーションを行って、本発明による1Cソケットの効果を評価した。図4はシミュレーションに用いた回路であり、図4(a)は、ドライバ61から試験波形を被試験LSI50に印加する場合の例である。ドライバ61の出力はパルス電圧源で近似した。被試験LSI50は、ランバスDRAMの最終出力回路を模擬したトランジスタモデルを用いた。ソケット長によるスタブを伝送線路で表し、このスタブ長を、電気長にして10ps、110ps、210ps、310psと変化させ解析した。これは、伝搬速度を7ps/mmで換算すると1、4mm、15、7mm、30、0mm、44、3mmに相当する。

【0051】ドライバ61から振幅1.8Vの試験波形を被試験LSI50に入力し、被試験LSI50のバッケージ直前で波形をモニタした結果を図5(a)に示す。ソケット長が短いほど、オーバーシュートが少なく良好な波形をデバイスに印可できるととが確認できる。ソケット長44.3mmでは、立ちあがり時むよび立ち下がり時にオーバーシュートが0.28V発生するのに対し、本発明の構成を備えたスタブ長1.4mmの1Cソケットでは、立ちあがり時および立ち下がり時のオーバーシュートを0.08Vに抑えることができる。

【0053】図8を用いて、本発明によるICソケット 発生器と、バターン発生器と、液形フォーマッタと、で備えたICテスタの構成の概要を説明する。図6は、 ジタルコンパレータと、フェイルメモリと、リファレー本発明によるICソケットを備えたICテスタの一部構 50 ス電圧発生器を有することを特徴とする半導体試験装

成を示すブロック図である。図6において、1Cテスタ80は、制御コンピュータ71、モニタ72、ブリンタ73、基準信号発生器74、試験回路75を、データバス76に接続して構成される。試験回路75は、ドライバ61、アナログコンパレータ82を搭載したピンエレクトロニクス692接続される。

10

【0054】試験回路75は、タイミング発生器75 1、パターン発生器752、フェイルメモリ753、デ ジタルコンパレータ754、波形フォーマッタ755、 10 リファレンス電圧発生器756を備えて構成される。

【0055】基準信号発生器74は、試験波形の時間基 **埋となる基準クロック74aを発生し、タイミング発生** 器751へ出力する。タイミング発生器751は、テス タバス76を介して設定されるタイミング設定信号76 bに従い基炼クロック74aを計数し、所望の周期と時 間遅れを持つフェーズ信号751a, 751b, 751 cを生成する。パターン発生器752は、タイミング発 生器751からのフェーズ信号751bのタイミング で、パターンデータ信号752aおよび期待値信号75 2bを発生する。波形フォーマッタ755は、被試験デ バイスを試験するためのテスト波形755aを、タイミ ング信号751aのタイミングでパターンデータ信号7 52aから論理合成により生成する。ドライバ61は、 テスト波形755aをリファレンス電圧発生器756か 5入力する波形設定レベル信号756aに従ったハイレ ベル/ローレベルのテスト波形61aに波形整形し、伝 送線路90a及び本発明によるICソケット1を介し て、DUT50に印加する。

【0056】アナログコンパレータ82は、本発明による1Cソケット1及び伝送線路90bを介して、DUT50の応答波形62aが入力され、リファレンス電圧発生器756で発生した比較電圧756aと比較し、比較結果62bを出力する。また、デジタルコンパレータ754は、アナログコンパレータ82で比較したDUT50の応答波形82bと良品の応答である期待値信号752bをフェーズ信号751cのタイミングで比較し、良否判定を行う。フェイルメモリ753は、DUT50の良否判定した判定結果754aを格納し、試験終了後にテスタバス78を介して判定結果76dを制御コンピュータ71に出力する

【0057】リファレンス電圧発生器75日は、波形設定レベル信号(比較電圧)75日aを発生する。

【0058】上記の動作をDUT50の各ピン毎同時に行い、DUT50の良否判定が完了する。

【0059】すなわち、との発明は、上記 I Cソケット に接続されるドライバおよびコンパレータを搭載したビンエレクトロニクスと、基準信号発生器と、タイミング 発生器と、バターン発生器と、波形フォーマッタと、デジタルコンパレータと、フェイルメモリと、リファレンス 郊田発生男を有するアトを特徴とする半海体試験等

置、および、この半導体製造装置を使用し、ドライバか 5 I Cソケットに装着された被試験 I Cに試験液形を供 給し、被試験ICからの応答波形をコンパレータで受信 するようにした半導体試験方法である。

[0080]図7のフローチャートを用いて、本発明に よるICソケットを用いて検査され、出荷される半導体 装置の製造方法を説明する。図7において、ステップS 1の行程において製造された製品ウェハは、P検 (Pell et検査)により初期の不良選別が行われる(ステップS 又はS5に進む。ステップS3に進むかステップS5に 進むかの選択は、製造設備等の関係から選択される。ス チップS3においては、製品ウェハのダイシングを行 い、良品チップのみが、CSP(Chip Size Package) やBGA (Ball Grid Array) 等に個々にバッケージさ れる(ステップS4)。そして、バケージされたチップ は、バーイン試験や選別が行われる(ステップS7)。 また、ステップS2のP検の役ウエハは、ウエハ上でさ らに一括で配線パターンや保護膜の形成、 半田ボール付 けまでを行う(スチップS5)。続いて、配線パターン 20 トの構造の概要を示す機断面図。 等が形成されたウエハは、ダイシングにより個々のチッ ブに分割される(ステップS8)。個々のチップに分割 されたチップは、バーイン試験や選別が行われる(ステ ップS7)。ステップS7においては、上述した本発明 のICソケットを用いた半導体装置の検査方法が実施さ れる。つまり、個々に分割された最終形状の製品は、本 発明によるICソケットによりバーンイン試験にかけら れ最終選別がなされる。そして、最終的に良品となった ものが出荷される(ステップS8)。

【0061】すなわち、この発明は、図6に示した半導 30 体試験装置を用いて、被試験ICに試験波形を入力し、 応答波形を検出して被試験ICの良否を判断する半導体 装置検査工程を含んだ半導体装置の製造方法である。

【0062】したがって、本発明の1Cソケットを用い るととで、ドライバから立上り、立下りの良好な試験波 形を被試験LSIに印加でき、被試験LSIの出力時 は、立上り、立下りに劣化のない応答波形をコンパレー タに入力できるため、信頼性の高い半導体試験装置を実 現するととができる。また、前記した通り、ウェハの電 極にコンタクトピンが接触するように本発明のICソケ 40 23 伝送線路による配線 ットを構成することで、高周波特性に優れたウエハ検査 を行うととも可能である。との場合、パッケージ後の試 験と比べ、コンタクトピンの高い平坦度が要求される が、コンタクトピンは、内部にバネを持ち伸縮する構造 になっているため、との仲縮動作により平坦のバラ付き を補うことができる。

【0063】なお、上述した本発明の実施の形態におい ては、一個の1Cソケットの構成を示しているが、図8 に示すように 1 Cソケット 1 をプリント配線基板 2 O 上 にマトリクス状に配置形成したり、ICソケットIをD 50 B2 コンパレータ

UTボード29上にマトリクス状に配置することによ り、複数個の製品を同時に検査するととも可能である。 [0064]

【発明の効果】【Cソケットのコンタクトピンを埋込む ソケットハウジング部をプリント配線基板と同様な多層 構造とし、テスタと被試験IC間の2重終端接続(DT し接続) を異なる配線層による伝送線で配線して、スタ ブ配線となる被試験ICとコンパレータとの分岐点をソ ケットハウジングの最上面とする。これにより、スタブ 2)。そして、選別された良品ウエハは、ステップS3 10 配線となるコンタクトピンの長さ(実効ピン長)が先端 部分のみとなり、最短となる。

> 【0085】とれにより、高周波においては、インピー ダンスミスマッチから生じる入力波形の乱れや出力波形 の乱れをなくし、反射ノイズ、クロストークノイズを低 減することができる。また、コンタクトピンの全長に特 性が左右されないため、従来の安価なコンタクトピンの 使用も可能である。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態にかかる1Cソケッ

【図2】本発明の第1の実施の形態にかかる1Cソケッ トの構造の概要を示す縦断面図。

【図3】従来の「Cソケットの構造の概要を示す縦断面 図.

【図4】本発明によるJCソケットを評価するためのシ ミュレーション回路図。

[図5] 本発明による I C ソケットの効果の解析結果。

【図6】本発明によるICソケットを備えたICデスタ の一部構成図。

【図7】本発明によるICソケットを用いて検査される 半導体装置の製造方法を示すフローチャート。

[図8] 本発明による I C ソケットを用いて多数個同時 測定を行う場合の実施例。


【符号の説明】


- 1 ICソケット
- JCソケットハウジング
- 20 プリント配線基板
- 21 スルーホール
- 22 スルーホール
- - 2.4 接続点
 - 29 DUT#~F
 - 30 コンタクトピン
 - 35 位置決めピン
 - 37 プッシャ
 - 40, 44, 45 コネクタ
 - 50 被試験IC、被試験LSI
 - 60 ICテスタ
 - 61 ドライバ

→→→ Foley Lardner

(3) 特開2003-50262 63 終端抵抗 * 74 基準信号発生器 75 試験回路 64 終端電圧源 69 ピンエレクトロニクス 76 テスタバス 71 コンピュータ 90 高周波ケーブル 72 モニタ 751 タイミング発生器 73 ブリンタ

> [図1] [図4]







(9)

特閱2003-50262

[図3]



[図6]





)

(10)

特開2003-50262


[図5]





(11)

特開2003-50262



フロントページの続き

(72)発明者 大崎 昭雄

神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内

(72)発明者 藤井 武

東京都渋谷区東3丁目16番3号 日立電子

エンジニアリング株式会社内

(72)発明者 鈴木 哲也

東京都渋谷区東3丁目16番3号 日立電子

エンジニアリング株式会社内

(72)発明者 村田 和彦

東京都渋谷区東3丁目16番3号 日立電子

エンジニアリング株式会社内

Fターム(参考) 2G003 AA07 AE03 AG01 AG08 AG12

AG16 AH02 AH05 AH09

2G132 AF02 AJ01 AL03 AL11 AL19

AL20

5E024 CA03

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

DIACK DODDEDC

u	DLACK BURDERS
	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
	FADED TEXT OR DRAWING
4	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
۵	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox